

SELEZIONE DI

Elettronica

N. 6 - Anno XLVIII - Giugno 2005

Gruppo Editoriale
JCE



Le pagine ORO

Gli sviluppi futuri dell'Elettronica

di A. Jordan (*)

Nuove sfide nella conversione di potenza

Con la tendenza dei sistemi elettronici verso tensioni più basse e correnti più elevate e con l'aumentata velocità dei carichi -come accade per i processori e le memorie allo stato dell'arte- i progettisti si trovano a dover fornire soluzioni per sistemi di alimentazione che, oltre a offrire la prestazione richiesta, siano di piccole dimensioni, economici ed efficienti.

Una nuova architettura di conversione di potenza, chiamata Factorized Power Architecture (architettura di alimentazione fattorizzata) o FPA, accompagnata da famiglie di componenti di alimentazione che la supportano, denominati V•I Chips oppure VICs, sta radicalmente imponendo

nuovi standard in termini di densità di potenza, efficienza, velocità di risposta e costo. I V•I Chips, il cui nome deriva dalla loro capacità di moltiplicare correnti e dividere tensioni mantenendo essenzialmente costante il prodotto di potenza V•I, sono i blocchi funzionali della Factorized Power Architecture.

MODULI VTM

Un blocco funzionale si presenta sotto forma di moduli VTM (Voltage Transformation Module - Moduli di trasformazione della tensione), posizionati presso il punto di carico (point-of-load). Un altro blocco funzionale, i moduli PRM (Pre-Regulator Modules - Moduli pre-regolatori), provvede alla regolazione e può essere posto, o "fattorizzato", distante dal punto di carico. Messi insieme, i moduli PRM e VTM svolgono tutte le classiche funzioni di un convertitore DC-DC. Il PRM genera una tensione di bus controllata, chiamata *factorized bus voltage* (tensione di bus fattorizzato), che è inviata all'ingresso di



(*) Arthur Jordan,
 Senior Field Applications
 Engineer, Vicor UK




Fig. 1 - Schema semplificato di un modulo PRM

un VTM. Quest'ultimo trasforma la tensione di bus fattorizzato per fornire una tensione isolata più bassa (o più alta) al punto di carico. La regolazione sul carico è eseguita usando il *feedback* verso il PRM a monte; il PRM regola pertanto la tensione del bus fattorizzato per mantenere regolata la tensione sul carico.

Il *package* Full-VIC occupa soli 6,5 cm² di area sulla scheda, dove può essere montato alla stessa stregua di un dispositivo SMD. Le opzioni di montaggio includono le configurazioni BGA in-scheda e J-lead sopra-scheda. I futuri *fractional VICs* occuperanno una minima frazione dell'area di un *package* full-VIC ed estenderanno la prestazioni dei V•I Chip, e i relativi costi, verso applicazioni di bassa potenza. Le capacità dei VTM sono ineguagliate in termini di prestazioni e di possibili applicazioni:

- ◆ estesa capacità di tensioni d'ingresso
- ◆ ampia gamma d'ingresso
- ◆ tensione d'uscita da zero a 400V
- ◆ moltiplicazione di corrente fino a un fattore di 200
- ◆ capacità di corrente e potenza elevate
- ◆ alta efficienza ed elevata frequenza operativa.

Le elevate prestazioni dei VTM derivano da una nuova classe di topologie denominata SAC (Sine Amplitude Converter), proprietaria di Vicor, con commutazione a corrente zero e commutazione a tensione zero (ZCS/ZVS: Zero-Current Switching e Zero-Voltage Switching). Il *power train* è costituito da un oscillatore controllato a basso Q, alta frequenza,

con elevata purezza spettrale e simmetria di modo comune, che dà luogo a un funzionamento essenzialmente senza disturbi. L'architettura di controllo aggancia la frequenza operativa alla frequenza di risonanza del *power train*, ottimizzando l'efficienza e minimizzando l'impedenza di uscita attraverso l'effettiva cancellazione delle componenti reattive. La R_{out} può arrivare a 0,8 mΩ, con un singolo VTM. Nel caso tale valore non fosse sufficientemente basso, oppure fosse richiesta una potenza più elevata, i VTM possono essere parallelati, con un'accurata condivisione della corrente. Silenzioso e potente, il VTM basato sulla topologia SAC è essenzialmente un convertitore lineare tensione/corrente con un'impedenza d'uscita piatta fino a circa 1 MHz.

MODULI PRM

Grazie alla nuova architettura brevettata per il controllo del regolatore *buck-boost* ZVS, le caratteristiche del modulo PRM includono: funzionamento con tensione d'ingresso da 1,5 a 400 V; gamma della tensione d'ingresso fino a 5:1; possibilità di *step up/step down* (in salita/in discesa) fino a 5:1; potenza di uscita dei moduli Full-VIC fino a 300 W ed efficienza di conversione fino al 98%. La topologia PRM, illustrata in Fig. 1, e la sua architettura di controllo ZVS a commutazione morbida, massimizzano l'efficienza di conversione anche quando la tensione di uscita è quasi uguale a quella d'ingresso. I moduli PRM lavorano a una frequenza

operativa fissa tipica di 1,2 MHz e, come i VTM, possono essere collegati in parallelo per ottenere potenze di uscita più elevate. Caratteristica peculiare dell'architettura di controllo PRM è che la sequenza di commutazione non cambia, sia in modo *buck* sia *boost*; deve essere controllata solo la durata relativa delle fasi all'interno di un ciclo operativo. Il sistema di controllo del PRM e gli ASIC di supporto permettono alla tensione di uscita del VTM di essere controllata usando una varietà di protocolli di controllo.

Local Loop è lo schema di controllo più semplice. Sotto il controllo Local Loop, il PRM rileva la propria tensione di uscita e regola il Factorized Bus Voltage a un valore costante. La tensione sul carico presenterà una caduta proporzionale alla resistenza di uscita del VTM. Con il Local Loop si ottiene una regolazione del 3-5%, in funzione del VTM scelto e della variazione nella corrente di carico.


I PRM sono disponibili in una versione dotata di retroazione a compensazione adattativi, Adaptive Loop: un unico filo in alternativa al tradizionale rilevamento remoto e al circuito di retroazione, che permette il preciso controllo di una tensione sul punto di carico (POL) senza la necessità di una correzione diretta o di un dispositivo d'isolamento sensibile ai disturbi, limitante la larghezza di banda dell'anello.

Sotto il controllo Adaptive Loop, illustrato in Fig. 2, il VTM invia un segnale di ritorno al PRM per permettere di regolare il Factorized Bus Voltage per compensare la resistenza di uscita del VTM. Il controllo Adaptive Loop fornisce una regolazione migliore del semplice controllo Local Loop, entro ±1%, pur richiedendo solamente una semplice connessione tra il VTM e il PRM. Sotto il controllo Remote Loop, la tensione in prossimità del carico è rilevata e inviata al PRM.

Questo protocollo di *feedback* fornisce la regolazione più precisa sul carico - entro ±0,2% - ma richiede l'implementazione di circuiteria addizionale. Usando gli IC punto di carico di Vicor, descritti successivamente, il controllo remoto incorpora un'opzione di controllo digitale compatibile con le specifiche VID dei processori più recenti.

PAROLA D'ORDINE: FLESSIBILITÀ

Dimensioni, densità di potenza e area occupata dai V•I Chip, sono vantaggiose rispetto a quelle di un *brick* convenzionale o niPOL. In ciascun caso, il V•I Chip fornisce più potenza con una densità di potenza nettamente superiore, pur usando sostanzialmente meno area sulla scheda. Un aspetto altrettanto importante, oltre a questi e ad altri vantaggi di prestazioni quali efficienza più elevata, risposta più rapida ai transitori, basso disturbo e minore necessità di componenti esterni di filtro, è la flessibilità di progetto offerta dai V•I Chip. Un semplice esempio di sistema evidenzia la flessibilità dei V•I Chip e dell'architettura FPA. Un carico a microprocessore è alimentato da un *loop* remoto costituito da un PRM, con 48 V d'ingresso, e da un VTM con $k = 1/32$. Il *point-of-load* IC (POLIC) Vicor riceve l'informazione VID (Digital Voltage Identification - identificazione digitale della tensione) dal microprocessore e controlla la tensione inviata al microprocessore da parte del VTM. Il POLIC invia un segnale di *feedback* al PRM, che regolerà in modo *buck* o *boost* la sorgente d'ingresso a standard telecom ad ampia gamma per impostare una tensione di Factorized Bus che mantenga la tensione di microprocessore al punto d'impostazione indicato dal VID. Combinazioni di V•I Chip VTM e PRM possono fornire nuovi modi per risolvere



nuovi problemi, mentre permettono l'impiego di innovative e migliori soluzioni su problemi vecchi. Ad esempio, i V•I Chip possono offrire prestazioni più elevate in esistenti applicazioni IBA e fornire sostituzioni efficienti ed economiche per convertitori DC-DC convenzionali. Infatti, i V•I Chip permettono anche lo sviluppo di architetture di sistemi di alimentazione che superano i problemi associati alle perdite di distribuzione, tipiche delle soluzioni centralizzate standard.

La FPA e i V•I Chip offrono un'architettura di conversione di potenza e permettono l'uso di blocchi funzionali di alimentazione in grado di aggirare le limitazioni di altre architetture di alimentazione, fornendo allo stesso tempo prestazioni superiori in qualsiasi specifica di sistema.

Famiglie di V•I Chip VTM e PRM, ottimizzate per varie tensioni nominali di ingresso e uscita, e in *package* commensurati alle loro capacità di potenza, forniscono al

Fig. 2 - Il PRM controlla la tensione del Factorized Bus, V_f , in modo proporzionale alla corrente di uscita per compensare la resistenza di uscita, R_o , del VTM. La tensione di uscita del VTM è la tensione nominale sul carico, V_L , indipendente dalla corrente di carico

progettista di sistemi di alimentazione un insieme di componenti di conversione di potenza quasi ideali, che possono essere usati per risolvere in modo economico una varietà virtualmente illimitata di problemi. Sistemi complessi possono usare combinazioni di V•I Chip in una varietà di modi di controllo per configurare rapidamente soluzioni ad alta densità e basso profilo, che minimizzano la necessità di ricorrere a componenti esterni, siano economiche ed efficienti, e offrano prestazioni allo stato dell'arte.